SHARC DSPの命令セット

注意

　アセンブラでプログラムを開発する人向けの情報です。 C言語で開発する場合には、飛ばしてBlackfin DSPに進みましょう。

はじめに

　SHARC DSPの命令セットの概要を説明します。詳細はマニュアル (英語) を参照のこと。

命令の構成

　SHARCプロセッサの命令は、「演算」、「データ転送」、「条件判定」などの組み合わせで構成される。「演算」は、1個～3個の計算で構成される。「演算」の詳細は後に示す。

記法

記法
用途	シンボル	説明
即値など	`<datan>`	`n`ビットの即値
	`<addrn>`	`n`ビットの絶対アドレス
	`<reladdrn>`	`n`ビットの相対アドレス
レジスタ	`dreg_n`	データレジスタ`R₁₅～R₀, F₁₅～F₀`
	`ureg_n`	任意のレジスタ
	`I_a`	DAG1のインデックスレジスタ`I₇～I₀`。データアドレスを保持する。
	`M_b`	DAG1の修正量レジスタ`M₇～M₀`
	`I_c`	DAG2のインデックスレジスタ`I₁₅～I₈`。データアドレスを保持する。
	`M_d`	DAG2の修正量レジスタ`M₁₅～M₈`
	`B_a`	DAG1のベースアドレスレジスタ`B₇～B₀`。 `I_a, L_a`と組み合わせてリングバッファに使用する。リングバッファの先頭アドレスを保持する。
	`L_a`	DAG1のバッファ長レジスタ`L₇～L₀`。 `I_a, B_a`と組み合わせてリングバッファに使用する。 `0`にするとリングバッファにはならない。
	`B_c`	DAG2のベースアドレスレジスタ`B₁₅～B₈`。 `I_c, L_c`と組み合わせてリングバッファに使用する。リングバッファの先頭アドレスを保持する。
	`L_c`	DAG2のバッファ長レジスタ`L₁₅～L₈`。 `I_c, B_c`と組み合わせてリングバッファに使用する。 `0`にするとリングバッファにはならない。
	X dreg	PE Xのデータレジスタ
	Y dreg	PE Yのデータレジスタ
	sreg	システムレジスタ
メモリ	`DM(アドレス)`	データメモリ
	`PM(アドレス)`	プログラムメモリ
	`Mem(アドレス)`	`DM(アドレス)`または`PM(アドレス)`
アドレス指定方式	`DM(I_a,M_b)`	`I_a`が実効アドレス。メモリアクセス後に `I_aにM_b`を加える。
	`PM(I_c,M_d)`	`I_c`が実効アドレス。メモリアクセス後に `I_cにM_d`を加える。
	`DM(M_b,I_a)`	`I_a+M_b`が実効アドレス。 `I_a`は変化しない。
	`PM(M_d,I_c)`	`I_c+M_d`が実効アドレス。 `I_c`は変化しない。
	`DM(I_a,<data6>)`	`I_a`が実効アドレス。メモリアクセス後に `I_aに<data6>`を加える。
	`PM(I_c,<data6>)`	`I_c`が実効アドレス。メモリアクセス後に `I_cに<data6>`を加える。
	`DM(<data6>,I_a)`	`I_a+<data6>`が実効アドレス。 `I_a`は変化しない。
	`PM(<data6>,I_c)`	`I_c+<data6>`が実効アドレス。 `I_c`は変化しない。
	`Mem(<data32>)`	`<data32>`が実効アドレス。
	`DM(<data32>,I_a)`	`<data32>I_a`が実効アドレス。 `I_a`は変化しない。
	`PM(<data32>,I_c)`	`<data32>I_c`が実効アドレス。 `I_c`は変化しない。
ロードストア	`dreg₁⇔DM(I_a,M_b)`	`dreg₁=DM(I_a,M_b)`または`DM(I_a,M_b)=dreg₁`
	`dreg₂⇔PM(I_c,M_d)`	`dreg₂=PM(I_c,M_d)`または`PM(I_c,M_d)=dreg₂`
	`ureg₁⇔Mem(I/M)`	`ureg₁=DM(I_a,M_b)`または`DM(I_a,M_b)=ureg₁`または `ureg₁=PM(I_c,M_d)`または`PM(I_c,M_d)=ureg₁`または `ureg₁=DM(M_b,I_a)`または`DM(M_b,I_a)=ureg₁または` `ureg₁=PM(M_d,I_c)`または`PM(M_d,I_c)=ureg₁`
	`ureg₁⇔Mem(I/<data6>)`	`ureg₁=DM(I_a,<data6>)`または`DM(I_a,<data6>)=ureg₁`または `ureg₁=PM(I_c,<data6>)`または`PM(I_c,<data6>)=ureg₁` `ureg₁=DM(<data6>,I_a)`または`DM(<data6>,I_a)=ureg₁`または `ureg₁=PM(<data6>,I_c)`または`PM(<data6>,I_c)=ureg₁`
	`ureg₁⇔Mem(<addr32>)`	`ureg₁=DM(<addr32>)`または`DM(<addr32>)=ureg₁`または `ureg₁=PM(<addr32>)`または`PM(<addr32>)=ureg₁`
	`ureg₁⇔Mem(<addr32>,I)`	`ureg₁=DM(<addr32>,I_a)`または`DM(<addr32>,I_a)=ureg₁`または `ureg₁=PM(<addr32>,I_c)`または`PM(<addr32>,I_c)=ureg₁`
	`Mem(I,M)`	`DM(I_a,M_b)`または`PM(I_c,M_d)`
アドレスレジスタ修正	`MODIFY (I,M)`	`MODIFY (I_a,M_b)`または`MODIFY (I_c,M_d)`
分岐制御	`(分岐オプション)`	`(DB)`, `(LA)`, `(CI)`, `(DB,LA)`, `(DB,CI)`または無
	`(コールオプション)`	`(DB)`または無
	`(リターンオプション)`	`(DB)`, `(LR)`, `(DB,LR)`または無
	`終了条件`
ビット操作	ビット操作	`SET`, `CLR`, `TGL`, `TST`, `XOR`

命令の構成

命令の構成
	説明	記法
1	演算とロードストア×2	`演算, dreg₁⇔DM(I_a,M_b), dreg₂⇔PM(I_c,M_d);`
2	演算、条件付	`IF 条件演算;`
3	演算とロードストア、条件付	`IF 条件演算, ureg₁⇔Mem(I/M);`
4	演算とロードストア、条件付	`IF 条件演算, ureg₁⇔Mem(I/<data6>);`
5	演算とデータコピー、条件付	`IF 条件演算, ureg₁=ureg₂;`
5	演算とデータ入れ換え、条件付	`IF 条件演算, X dreg<->Y dreg;`
6	即値シフトとロードストア、条件付	`IF 条件即値シフト, ureg₁⇔Mem(I/M);`
7	演算とアドレスレジスタ修正、条件付	`IF 条件演算, MODIFY (I/M);`
8	条件分岐	`IF 条件 JUMP <addr24> (分岐オプション); IF 条件 JUMP (PC,<reladdr24>) (分岐オプション);`
8	条件コール	`IF 条件 CALL <addr24> (コールオプション); IF 条件 CALL (PC,<reladdr24>) (コールオプション);`
9	条件分岐と演算	`IF 条件 JUMP (M_d,I_c); (分岐オプション), 演算; IF 条件 JUMP (M_d,I_c); (分岐オプション), ELSE 演算; IF 条件 JUMP (PC,<reladdr6>) (分岐オプション), 演算; IF 条件 JUMP (PC,<reladdr6>) (分岐オプション), ELSE 演算;`
9	条件コールと演算	`IF 条件 CALL (M_d,I_c); (コールオプション), 演算; IF 条件 CALL (M_d,I_c); (コールオプション), ELSE 演算; IF 条件 CALL (PC,<reladdr6>) (コールオプション), 演算; IF 条件 CALL (PC,<reladdr6>) (コールオプション), ELSE 演算;`
10	条件分岐と演算とロードストア	`IF 条件 JUMP (M_d,I_c); (分岐オプション), 演算, dreg₁⇔DM(I_a,M_b); IF 条件 JUMP (M_d,I_c); (分岐オプション), ELSE 演算, dreg₁⇔DM(I_a,M_b); IF 条件 JUMP (PC,<reladdr6>) (分岐オプション), 演算, dreg₁⇔DM(I_a,M_b); IF 条件 JUMP (PC,<reladdr6>) (分岐オプション), ELSE 演算, dreg₁⇔DM(I_a,M_b);`
11	条件サブルーチンリターン	`IF 条件 RTS (リターンオプション), 演算; IF 条件 RTS (リターンオプション), ELSE 演算;`
11	条件割込リターン	`IF 条件 RTI (コールオプション), 演算; IF 条件 RTS (コールオプション), ELSE 演算;`
12	DOループ	`LCNTR=<data16>, DO <addr24> UNTIL LCE; LCNTR=<data16>, DO (PC,<reladdr24>); UNTIL LCE; LCNTR=ureg, DO <addr24> UNTIL LCE; LCNTR=ureg, DO (PC,<reladdr24>) UNTIL LCE;`
13	DOループ	`DO <addr24> UNTIL 終了条件; DO (PC,<reladdr24>); UNTIL 終了条件 ;`
14	ロードストア	`ureg₁⇔Mem(<addr32>);`
15	ロードストア	`ureg₁⇔Mem(<addr32>,I);`
16	即値のストア	`Mem(I,M)=<data32>;`
17	即値の代入	`ureg=<data32>;`
18	ビット操作	`BIT ビット操作 sreg <data32>;`
19	インデックスレジスタ修正	`MODIFY (I_a,<data32>) MODIFY (I_c,<data32>)`
19	ビット反転	`BITREV (I_a,<data32>) BITREV (I_c,<data32>)`
20	Push/Pop
21	何もしない	NOP;
22	割込待ち	IDLE;
25	Cjump/Rframe

演算

レジスタ記法

レジスタ記法
用途	固定小数点		浮動小数点
用途	シンボル	説明	シンボル	説明
入力x	`R_x`	`R₁₅～R₀`の一つ	`F_x`	`F₁₅～F₀`の一つ
入力y	`R_y`		`F_y`
演算結果	`R_n`		`F_n`

ALU算術演算

ALU算術演算
演算	ニーモニック		備考
演算	固定小数点	浮動小数点	備考
加算	R_n=R_x+R_y	F_n=F_x+F_y
減算	R_n=R_x−R_y	F_n=F_x−F_y
キャリー付き加算	R_n=R_x+R_y+CI
ボロー付き減算	R_n=R_x−R_y+CI−1
和の絶対値		F_n=ABS(F_x+F_y)
差の絶対値		F_n=ABS(F_x−F_y)
平均値	R_n=(R_x+R_y)/2	F_n=(F_x+F_y)/2
比較	COMP(R_x, R_y)	COMP(F_x, F_y)
絶対値の比較	COMPU(R_x, R_y)
キャリーを加算	R_n=R_x+CI
ボローを減算	R_n=R_x+CI−1
1を加算	R_n=R_x+1
1を減算	R_n=R_x−1
符号を反転	R_n=−R_x	F_n=−F_x
絶対値	R_n=ABS R_x	F_n=ABS F_x
コピー	R_n=PASS R_x	F_n=PASS F_x	フラグは変化する
最大値	R_n=MAX(R_x,R_y)	F_n=MAX(F_x,F_y)
最小値	R_n=MIN(R_x,R_y)	F_n=MIN(F_x,F_y)
クリップ	R_n=CLIP R_x BY R_y	F_n=CLIP F_x BY F_y	絶対値`\|R_y\| or \|F_y\|`以下に

ALU論理演算

ALU論理演算
演算	ニーモニック	備考
演算	固定小数点	備考
論理積	R_n=R_x AND R_y
論理和	R_n=R_x OR R_y
排他的論理和	R_n=R_x XOR R_y
否定	R_n=NOT R_x

ALU浮動小数点特殊演算

ALU浮動小数点特殊演算
演算	ニーモニック	備考
演算	浮動小数点	備考
丸め	F_n=RND F_x
スケーリング	F_n=SCALB F_x BY R_y	F_xの指数部に`R_y`を加える
仮数部を取り出す	R_n=MANT F_x
指数部を取り出す	R_n=LOGB F_x
固定小数点に変換	R_n=FIX F_x
固定小数点に変換	R_n=FIX F_x BY R_y	F_xの指数部に`R_y`を加える
浮動小数点に変換	F_n=FLOAT R_x
固定小数点に変換	F_n=FLOAT R_x BY R_y	F_nの指数部に`R_y`を加える
逆数	F_n=RECIPS F_x	8bit精度
平方根の逆数	F_n=RSQRTS F_x	8bit精度
符号をコピー	F_n=F_x COPYSIGHN R_y

乗算

　固定小数点乗算は種類が非常に多いが今回はほとんど使わないので略。

浮動小数点乗算
演算	ニーモニック	備考
演算	浮動小数点	備考
乗算	F_n=F_x * F_y

シフタ

　シフト命令は種類が非常に多いが今回はほとんど使わないので略。

マルチファンクションのレジスタ記法

　組み合わせは限定されるが、複数の演算を同時に行うことができる。乗算器とALUを同時に使用する演算の場合は、それぞれの入力データとして指定できるレジスタも制限される。

マルチファンクション演算のレジスタ記法
用途	固定小数点		浮動小数点
用途	シンボル	説明	シンボル	説明
入力x	`R_x`	`R₁₅～R₀`の一つ	`F_x`	`F₁₅～F₀`の一つ
入力y	`R_y`		`F_y`
乗算結果	`R_m`		`F_m`
加算結果 or ALU出力	`R_a`		`F_a`
減算結果	`R_m`		`F_m`
乗算器入力x	`R_3-0`	`R₃～R₀`の一つ	`F_3-0`	`F₃～F₀`の一つ
乗算器入力y	`R_7-4`	`R₇～R₄`の一つ	`F_7-4`	`F₇～F₄`の一つ
ALU入力x	`R_11-8`	`R₁₁～R₈`の一つ	`F_11-8`	`F₁₁～F₈`の一つ
ALU入力y	`R_15-12`	`R₁₅～R₁₂`の一つ	`F_15-12`	`F₁₅～F₁₂`の一つ

浮動小数点のマルチファンクション

浮動小数点のマルチファンクション
演算	ニーモニック	備考
加算と減算	F_a=F_x+F_y, F_s=F_x−F_y
乗算と加算	F_m=F_3-0*F_7-4, F_a=F_11-8+F_15-12
乗算と減算	F_m=F_3-0*F_7-4, F_a=F_11-8−F_15-12
乗算と浮動小数点変換	F_m=F_3-0*F_7-4, F_a=FLOAT R_11-8 BY R_15-12
乗算と固定小数点変換	F_m=F_3-0*F_7-4, R_a=FIX F_11-8 BY R_15-12
乗算と平均値	F_m=F_3-0*F_7-4, F_a=(F_11-8+F_15-12)/2
乗算と絶対値	F_m=F_3-0*F_7-4, F_a=ABS F_11-8
乗算と最大値	F_m=F_3-0*F_7-4, F_a=MAX(F_11-8,F_15-12)
乗算と最小値	F_m=F_3-0*F_7-4, F_a=MIN(F_11-8,F_15-12)
乗算と加算と減算	F_m=F_3-0*F_7-4, F_a=F_11-8+F_15-12, F_s=F_11-8−F_15-12

固定小数点のマルチファンクション

　固定小数点のマルチファンクション演算は種類が非常に多いが今回はほとんど使わないので略。

リングバッファの使い方

　SHARC DSPでリングバッファを使用するには、リングバッファの先頭アドレスを B_aレジスタに、バッファのサイズをL_aレジスタに格納します。実際にデータを読み書きする際には、インデックスレジスタI_aを使います。 B_a, L_a, I_aは全て同じ番号で揃える必要があります。 B_aレジスタに代入すると、自動的にI_aレジスタにも同じアドレスが代入されます。

　修正量レジスタM_bには、 I_aを変化させたい値を格納します。 1を加えたい場合には+1、1を減じたい場合には-1を格納します。 I_aと M_bとは同じ番号である必要はありません。ただし、同じDAGのレジスタである必要があります。

　修正量M_bが正のとき、

  f_k=DM(I_a,M_b);

というプログラムは、

データレジスタf_kにデータメモリのアドレスI_aに格納されているデータを読み出す
I_aに M_bを加える
I_aが B_a+L_a より大きいときは、 I_aから L_aを減じる


という処理を行います。
M_bが負のときには、

データレジスタf_kに
  データメモリのアドレスI_aに格納されている
  データを読み出す
I_aに
  M_bを加える
I_aが
  B_a
  より小さいときは、
  I_aに
  L_aを加える

となります。



[上へ]
[戻る 第3世代SHARC DSP]
[目次]
[次へ SHARCでFIRフィルタ]