真理値表による半加算器

概要

　真理値表による半加算器製作を通して、 ハードウエア記述言語AHDL (Altera Hardware Description Language) と、 階層的な開発の基礎を学ぶ。

注意

• テキストエディタで作成したファイルと 回路図エディタのファイルとを混在して使用する場合に、 それぞれのファイルに同じファイル名を付けないこと
  たとえば、hadd.tdfとhadd.gdfを組み合わせようとすると、 正常にコンパイルできなくなる。
• プロジェクトの最上位ファイルを作る時には 既存プロジェクトをコピーする
  新規作成 (File→New) で作成すると、 FPGAの種類やピン配置に関する情報が無いため、 正常に動作させることができない。

手順

テキストエディタによる開発

　まず、テキストエディタを起動する。 「File」メニューの「New」を選び、「Text Editor file」を指定する。 テキストエディタが起動する。 下記のように入力する。

TITLE "Half Adder";
SUBDESIGN hadd
(
  a: INPUT;
  b: INPUT;
  s: OUTPUT;
  c: OUTPUT;
)
BEGIN
  TABLE
    a, b => s, c;
    0, 0 => 0, 0;
    0, 1 => 1, 0;
    1, 0 => 1, 0;
    1, 1 => 0, 1;
  END TABLE;
END;

　各項目の概要は、以下の通り。

• TITLE 回路の説明;
• SUBDESIGN 回路名
  ファイル名と同じにすること。
• ( ... 入出力の記述 ... )
  入力 (INPUT), 出力 (OUTPUT) とその名前を指定する。 双方向 (BIDIR) もある。
• BEGIN ... END;
  回路本体を書く
• TABLE ... END TABLE;
  真理値表である。 最初の行「a, b => s, c;」は入力と出力の変数名を書く。 「=>」の左は入力、右は出力となる。 以下の行は表の本体となる。

テキストエディタで半加算器を編集

　入力できたら、 FileメニューのSave ASで保存する。 ファイル名はSUBDESIGNで指定した名前 (この例ではhadd) と同じにすること。

ファイルの保存ダイアログ

コンパイル

　回路図入力と同様に、コンパイルを行なう。 エラーがあれば修正する。

シンボルの作成

　「File」メニューの「Create Default Symbol」を実行する。 この回路を回路図エディタで使用する際のシンボルが作成される。 このシンボルは、シンボルエディタで修正できる。

シンボルエディタ

回路図エディタからの使用

【注意】

• テキストエディタで作成したファイルと、 それを組み込みたい回路図エディタのファイルとに、 同じファイル名を付けないこと
  たとえば、hadd.tdfとhadd.gdfにしてしまうと、 正常にコンパイルできなくなる。
• プロジェクトの最上位ファイルを作る時には 既存プロジェクトをコピーする
  新規作成 (File→New) で作成すると、 FPGAの種類やピン配置に関する情報が無いため、 正常に動作させることができない。

　既存プロジェクトをコピーして、 新しいプロジェクトを作る。 プロジェクトの名前は、AHDLのファイル名とは異なるものにすること。 たとえば、AHDLがhadd.tdfであれば、hadd.gdfとしてはならない。 hadd2.gdfならばよい。

　回路図エディタで、作成した回路を入力したい場所でダブルクリックする。 「Directories」を現在の作業フォルダにすると 作成したシンボルが表示されているので、 これを選択する。

　半加算器のテスト回路は以下のようになる。 押しボタンスイッチも赤色LEDも負論理なので、 半加算器の前にnotを入れて正論理に変更して、 加算して、 結果をnotで負論理に変換している。

(作成: 2003年10月1日, 最終更新: 2003年11月19日)