FPGAのピン

ピン名 接続先 用途 入出力 論理 board-pins all-pins 備考
cpu_ad0〜cpu_ad7 CPUボード データバス 双方向 正論理 × ○  
cpu_a0〜cpu_a8 アドレスバス 入力 正論理  
cpu_rd Read Strobe 入力 負論理  
cpu_wr Write Strobe 入力 負論理  
cpu_mcs Memory Chips Select 入力 負論理  
cpu_pcs Peripheral Chips Select 入力 負論理  
cpu_clk クロック 入力 正論理  
cpu_ale Address Latch Enable 入力 負論理 未使用
psw0〜psw3 FPGAボード 押しボタンスイッチ 入力 負論理 ○ ○  
clk1 クロック 入力 正論理  
led0〜led3 LED 出力 負論理  
lsg0〜lsg7 7セグメントLED表示器データ 出力 正論理  
sa0〜sa5 7セグメントLED表示器選択 出力 負論理  
io_ad0〜io_ad7 アナログ用ボード データバス 双方向 正論理 × ○  
io_rd Read Strobe 出力 負論理  
io_wr Write Strobe 出力 負論理  
io_cs0 Chips Select 0 出力 負論理 アナログボード上のチップを選択
io_cs1 Chips Select 1 出力 負論理
io_clk クロック 出力 正論理  
la_ad0〜la_ad7 測定用コネクタ
(ロジックアナライザ)		 データバス 出力 正論理 × ○  
la_a0〜la_a3 アドレスバス 出力 正論理  
la_rd Read Strobe 出力 負論理  
la_wr Write Strobe 出力 負論理  
la_mcs Memory Chips Select 出力 負論理  
la_pcs Peripheral Chips Select 出力 負論理  
la_clk クロック 出力 正論理  

(作成: 2003年10月23日, 最終更新: 2005年10月18日)